IBM annonce une puce à 0,7 nm avec architecture nanostack. Derrière l’effet d’annonce, c’est toute la feuille de route des semi-conducteurs qui bouge.
En bref
- IBM montre une puce logique à 0,7 nm
- Nanostack empile les transistors en 3D
- Production envisagée dans les cinq prochaines années
La miniaturisation des puces semblait arriver dans une zone franchement inconfortable, celle où la physique complique tout. IBM affirme pourtant rouvrir la route avec une technologie logique inférieure à 1 nm, et pas juste pour un exercice de labo. L’entreprise parle d’au moins une décennie supplémentaire de réduction d’échelle pour les semi-conducteurs.
Le mur du nanomètre n’a pas sauté, il a été contourné
Le chiffre qui accroche, c’est 0,7 nm, soit 7 angströms. Dans les faits, IBM présente une puce de la taille d’un ongle avec près de 100 milliards de transistors, presque deux fois plus dense que sa puce 2 nm dévoilée en 2021.
Ce point compte quand même pour tout l’écosystème mobile et cloud. Les nœuds ne décrivent plus une dimension physique exacte, mais bien une génération de fabrication. Voir une logique descendre sous 1 nm, même dans ce cadre, envoie un signal net aux fondeurs, aux designers et aux fournisseurs d’outils.
Nanostack, la vraie nouveauté derrière le chiffre
Le plus intéressant n’est pas seulement le nœud. C’est nanostack, une architecture de transistors en 3D que IBM décrit comme une première connue dans l’industrie, bâtie à partir de nanosheets.
Concrètement, les transistors sont empilés et décalés verticalement. Cette intégration séquentielle 3D permet d’en placer davantage sur une même puce, mais aussi d’utiliser différentes combinaisons de matériaux selon les couches. Résultat, chaque transistor peut être optimisé plus finement en performance et en efficacité énergétique.
IBM dit avoir validé expérimentalement cette approche avec un assemblage diélectrique ultra-fin en intégration CMOS, une ingénierie à double canal et un inverseur CMOS opérationnel. En gros, l’architecture n’est pas restée sur le papier, elle exécute des calculs réels.
Pourquoi l’IA et le cloud regardent ça de très près
Les gains annoncés sont lourds. IBM évoque jusqu’à 50 % de performances supplémentaires, ou 70 % d’efficacité énergétique en plus face à sa génération 2 nm.
Pour l’IA générative, le cloud et les futurs appareils électroniques, le message est clair, plus de puissance de calcul à consommation comparable, ou l’inverse. Et lors du salon VLSI 2026, les chercheurs ont aussi montré une réduction de 40 % de la taille des mémoires SRAM. Pas anecdotique du tout quand la bande passante mémoire devient le goulot d’étranglement de pas mal de charges IA.
Albany, High NA EUV et une fenêtre de production sous cinq ans
Reste la question que tout le monde se pose après une annonce de ce genre, la fabrication. IBM situe ses travaux dans son centre de recherche d’Albany, dans l’État de New York, où doit arriver un outil High NA EUV jugé indispensable pour la suite de la miniaturisation.
La machine vient d’ASML. Et IBM travaille aussi avec Lam Research Corp., Tokyo Electron et SCREEN Semiconductor Solutions sur ces procédés, avec déjà des dispositifs fonctionnels produits.
Dernier point, pas secondaire. IBM anticipe une mise en production de cette technologie dans les cinq prochaines années. L’entreprise a aussi confirmé son projet Anderon, future fonderie quantique indépendante. Deux annonces différentes, mais le même fil rouge, reprendre la main sur les briques les plus stratégiques du calcul.
